차세대반도체연구회

Z-RAM은 DRAM에서 캐패시터가 없는 구조를 말한다. 캐패시터가 없기 때문에 DRAM이나 SRAM에 비해 직접도, 성능, 파워소모 면에서 차세대 메모리 구조로 연구 개발이 되고 있다. SOI 기판을 이용하여 제작되고 +전하의 저장은 채널의 공핍되지 않는 영역에서 이루어지고 1비트의 생성은 공핍 되지 않은 영역에 +전하가 있을 때와 없을 때의 전류의 차에 의해 가능해진다. floating body effect 에 의해 +전하가 존재하면 채널에 흐르는 전류는 그만큼 증가하게 된다. 상용화 가능성에 대해서는 아직 미지수다. 하이닉스반도체가 상용화를 목적으로 라이센스를 한것이 아니라 상용화의 가능성을 타진하기 위한 연구 목적으로 라이센스 한것으로 보인다. 삼성은 Z-MOS, Renesas는 TTRAM라는 이름으로 30nm 이하의 캐패시터없는 차세대 메모리로 연구를 하고 있다.