

문 의	산업재산정책국 산업재산창출전략팀	팀 장 이선우 042-481-8254
		주무관 박진웅 042-481-3465
	2016년 11월 24일(목) 조간부터 보도해 주시기 바랍니다. 인터넷매체는 11월 23일(수) 낮 12시 이후 게재 바랍니다.	

제17회 「대한민국 반도체 설계대전」 시상

- 한국전자통신연구원 프로세서연구팀 대통령상 영예 안아 -

- 특허청(청장 최동규)은 11월 24일(목) 오후2시 서울 양재동 엘타워에서 제17회 대한민국 반도체 설계대전 시상식을 개최한다.
- 특허청이 주최하고 한국반도체산업협회와 공동 주관하는 이 대회는 우수한 반도체 설계재산을 발굴하고 반도체 설계자와 유공자의 사기 진작을 통해 우리나라 반도체 설계기술의 발전을 촉진하기 위한 목적으로 2000년부터 매년 개최되어 왔다.
- 올해 대회는 반도체 설계기술을 겨루는 칩 설계 및 알고리즘 설계 공모전 부문과 반도체 산업 발전을 위해 헌신한 공로를 기리는 유공자 포상 부문으로 나뉘어 진행되었으며, 지난 7개월간 전국의 대학, 연구소, 기업들이 참가하여 치열한 경쟁을 벌인 결과 총 12개 팀이 수상의 영예를 안게 되었다.

□ 칩 설계 공모전 부문 대상(대통령상)은 'ISO 26262-compliant 1.0Ghz 쿼드코어 자동차 프로세서'를 설계한 한국전자통신연구원 프로세서연구팀(권영수, 신경선, 이재진)이 수상했다. 자율주행 자동차의 핵심기술인 자동차 프로세서 설계가 복잡해짐에 따라 기능안전성은 매우 중요한 의미를 지니는데, 이 작품은 자동차 전장의 기능안전성 표준인 ISO 26262*를 준수하는 자율주행차 프로세서에 관한 것이다.

* ISO 26262(자동차 기능 안전성 국제 표준) : 자동차에 탑재되는 E/E (Electric & Electronic) 시스템의 오류로 인한 사고방지를 위해 국제표준화 기구(ISO)에서 제정한 자동차 기능안전 국제 규격

○ 심사위원들은 본 작품이 시장성과 파급효과가 큰 세계적 수준의 독창적인 기술로, 미래 자동차 산업을 선도할 수 있는 뛰어난 작품이라고 평가했다. 또한, 기능안전성 프로세서 칩 설계를 순수 국내 기술로 확보함으로써 해외로 지출되는 기술료의 감소 효과도 가져올 것으로 기대하였다.

□ 금상(국무총리상) 수상작은 EPC 설계팀의 심민섭(고려대학교), 김철우(고려대학교), 정완영(미시건대학교) 씨가 개발한 'An Oscillator Collapse-Based Comparator with Application in a 74.1dB SNDR, 20KS/s 15b SAR ADC' 작품으로 선정되었다. 이 작품은 창의적인 아이디어로 매우 작은 크기의 고성능 비교기*를 구현하여 에너지 효율을 극대화한 작품으로서, 구현기술의 난이도가 높고 여러 응용 분야에 활용될 수 있다는 평을 받았다.

* 비교기(Comparator) : 입력되는 두 신호 사이의 상대 관계를 검출하는 회로로, 특히 축차 비교형 아날로그-디지털 신호 변환기 (SAR ADC)에서 비교기 성능에 따라 회로 전체 성능이 좌우됨.

- 그 밖에 은상(산업통상자원부장관상)은 서강대학교 신호처리시스템 연구실팀과 한국과학기술원 NAIS LAB팀에 수여되고, 동상(특허청장상)에는 포항공과대학교 POS_AICS팀, 세종대학교 MMPL ST팀, 서강대학교 혼성신호회로설계 연구실팀, 특별상에는 충남대학교 집적회로설계 연구실팀과 (주)RAONTECH(강원대학교) ICSL팀이 수상의 기쁨을 누리게 되었다.

□ 한편, 대학생(원)들의 반도체설계 아이디어를 평가하는 알고리즘 설계 공모전 부문에서는 최근 이슈화되고 있는 드론의 충돌 방지를 위한 효율적인 이동객체 검출 알고리즘을 설계한 한국항공대학교 SoC설계팀의 조재찬, 정용철, 임의빈 씨가 수상자로 선정되었다. 이 알고리즘은 기존 알고리즘에 비해 구현 복잡도가 상당히 낮고, 이동카메라 환경에서도 우수한 객체 검출 성능이 있는 것으로 평가되었다.

□ 유공자 표창 부문에서는 (주)칩스앤미디어의 김상현 대표가 공로상(특허청장상) 수상자로 선정되었다. 김상현 대표는 (주)칩스앤미디어를 세계적인 영상 신호처리 IP 전문기업으로 발돋움시키고, 영상신호 및 비디오 처리 코덱의 핵심 반도체 IP 기술을 국내 기술로 확보하여 수입 의존도가 높은 반도체 IP 기술을 국산화 시키는 등 우리나라 반도체 IP의 질적 수준 제고에 기여한 바가 크다. 특별상인 한국반도체산업협회장상에는 정부의 시스템 반도체 관련 사업 참여, 후학 양성 등으로 우리나라 반도체 산업의 발전을 위해 헌신한 홍익대학교의 김종선 교수가 수상의 기쁨을 안게 되었다.

□ 특허청 김태만 산업재산정책국장은 “올해 반도체설계대전은 미래 시장을 선도할 수 있는 우수한 설계작품들을 다수 배출하여 뜻있는 행사가 되었다”며 “특허청은 발굴된 우수 작품들이 상용화될 수 있도록 정책적 지원을 아끼지 않을 것”이라고 밝혔다.

붙임 1

제17회 반도체설계대전 시상식 소개

□ 행사 개요

- (목적) 우수 반도체 설계작품 개발자와 반도체 설계분야 유공자 포상을 통한 반도체 산업계 사기 진작
- (일시) '16. 11. 24(목) 14:00~15:00
- (장소) 엘타워 8층 엘하우스홀 (서울 양재동 소재)
- (주최·주관) 특허청(공동주관 : 특허청·한국반도체산업협회)
- (참석자) 수상자 및 반도체설계분야 산·학·연 관계자 100여명
- (주요 내용) 칩·알고리즘 설계 공모전 및 유공자 포상, 우수작품 시연 등
 - (시상) 수상작 12점(대통령상 1 외 11점), 유공자 2점(특허청장상 1 외 1점)

< 제17회 대한민국 반도체설계대전 추진경과 >



□ 행사 시간표

구 분	시간	소요시간	내 용	비 고
식전행사 및 부스투어	13:30~14:00	30분	등록	
	14:00~14:15	15분	부스투어	국장, 내·외빈
	14:15~14:20	5분	기념촬영 및 행사장입장	국장, 내·외빈
설계대전 시상식	14:20~14:25	5분	개회, 국민의례 및 주요참석자 소개	사회자
	14:25~14:28	3분	환영사	국장
	14:28~14:30	2분	축사	반도체협회 부회장
	14:30~15:00	30분	칩 설계 공모전, 알고리즘 설계 공모전 및 유공자 시상	국장 반도체협회 부회장 발명진흥회 부회장
행사정리	15:00~15:05	5분	행사정리	

붙임 2 제17회 대한민국 반도체설계대전 수상자 명단

□ 칩 설계 공모전

순위	수상구분	상금 (만원)	수상자 (소속)	설계작품명
1	대 상 (대통령상)	1,000	ETRI 프로세서연구팀 (한국전자통신연구원)	ISO 26262-complaint 1.0Ghz 쿼드코어 자동차 프로세서
2	금 상 (국무총리상)	700	EPC 설계팀 (고려대학교)	An Oscillator collapse-Based Comparator with Application in a 74.1dB SNDR, 20KS/s 15b SAR ADC
3	은 상 (산업통상자원부 장관상)	각 500	신호처리시스템 연구실 (서강대학교)	현장진료를 위한 스마트폰 기반 초소형 초음파 시스템
4			NAIS LAB (한국과학기술원)	플라스틱 막대 링크를 위한 저전력 고속 트랜시버 IC 설계
5	동 상 (특허청장상)	각 300	POS_AICS (포항공과대학교)	A Phase-Locked Direct Digital Synthesiser only by Hardware Description Language(HDL)
6			MMPL ST (세종대학교)	MMPLST : a mobile sound-tracing hardware for realistic immersive virtual reality
7			서강대학교 혼성 신호회로설계 연구실 (서강대학교)	A10 MHz Bandwidth 73.3 dB SNDR Delta-Sigma ADC Using Source-Follower Based Integators
8	특별상 (한국발명 진흥회장상)	200	충남대학교 집적회로설계 연구실 (충남대학교)	Capacitive Readout IC(Integrated Circuit) with Dual Range Automatic Parasitic Calibration Loop
9	특별상 (한국반도체 산업협회장상)	200	ICSL (RAONTECH, 강원대학교)	99.96% 전류효율의 빠른 과도응답을 갖는 멀티모드 Digital Low Dropout Regular (D-LDO)

□ 알고리즘 설계 공모전


순위	수상구분	상금 (만원)	수상자 (소속)	설계작품명
1	금 상 (특허청장상)	300	한국항공대 SoC 설계팀 (한국항공대학교)	드론 충돌 회피를 위한 이동객체검출기
2	은 상 (특허청장상)	200	CasHMC (한양대학교)	사이클 단위 정밀 HMC 시뮬레이터
3	동 상 (특허청장상)	100	MPL (세종대학교)	Deep-Learning 가속을 위한 floating point MAC operation 설계

□ 유공자 포상


순위	훈격	상금 (만원)	수상자		
			소속	성명	직위
1	공로상 (특허청장상)	500	(주)칩스앤미디어	김상현	대표
2	특별상 (한국반도체협회장상)	200	홍익대학교	김종선	부교수

※ 특별상 수상자는 한국반도체산업협회가 별도 선정


1. 칩 설계 공모전 대상(대통령상)

1. 설계의 명칭	ISO 26262-Compliant 1.0GHz 쿼드코어 자동차 프로세서 
2. 출품자	한국전자통신연구원 프로세서연구그룹  팀장 권 영 수  책임 신 경 선  책임 이 재 진
3. 설계의 동기	4차 산업혁명에 따른 지능정보 처리에 의한 기술이 모든 ICT 디바이스를 주도하는 사회적 변화를 의미한다. 자율주행 자동차는 대표적인 지능형 ICT 디바이스이며, 지능정보 실시간 처리를 위하여 더욱 복잡한 기술이 자동차 프로세서에 집적되고 있다. 자동차 프로세서가 복잡해 질 수록 전자부품의 기능안전성(Functional Safety)은 매우 큰 의미를 지닌다. 본 기술은 자동차 전장의 기능안전성 표준인 ISO 26262를 준수하는 자동차 프로세서로서 각 프로세서 코어는 Fault-Tolerant 1.0GHz로 동작하고, CAN 1.0A/B/FD, Codec, 인식엔진을 통합한 자율주행 프로세서 칩(Chip)이다.
4. 설계의 내용	본 작품은 ISO 26262 ASIL D급 프로세서로서 국내최초 세계수준의 독창적인 기술이다. 고성능의 Superscalar 프로세서 마이크로 아키텍처 및 RTL 코드를 자체 설계하여 칩 설계 및 Implementation을 완료함으로써 자동차 쿼드코어 프로세서 기술을 독창적인 자체 기술로 온전히 확보한 것이다. 특히, 프로세서 코어 설계 관련 30건 이상의 특허를 확보하여 구현하였다. ISO 26262 Part 11, Part 5에 지정되어 있는 SPFM(Single-Point Fault Metric), LMPF(Latent Multi-Point Fault Metric)에 대하여 ASIL(Automotive Safety Integrity Level) D급(최고등급)을 준수하는 독보적 프로세서 설계 기술이다.
5. 기대 효과	기능안전성 프로세서 칩 설계를 순수 자체기술로 확보하여 국내에 보급함으로써 세계수준의 기술수준 달성 및 개발비를 대폭 절감하였다. 해외 IP 도입시 초기 개발 투자비만 5백만불에 달하는데, 이중 70%~80%의 비용이 “설계도입비(Licensing/Royalty)”이다. 본 자율주행 프로세서는 프로세서 코어, Legacy IP, 가속엔진 등 설계를 국내에서 100% 자체개발한 반도체 설계로서 초기개발 투자비용을 해외 설계도입의 경우 대비 80% 이상 절감할 수 있어 탁월한 경제성과 기술적 우수성을 동시에 확보할 수 있다.

2. 칩 설계 공모전 금상(국무총리상)

1. 설계의 명칭	An Oscillator Collapse-Based Comparator with Application in a 74.1dB SNDR, 20KS/s 15b SAR ADC 
2. 출품자	EPC 설계팀 (고려대학교 & 미시건 대학교)  박사과정 심민섭  박사과정 정완영  교수 김철우
3. 설계의 동기	기존 비교기 구조의 경우 입력되는 두 전압 차에 상관없이 일정한 성능을 가지기 때문에 입력전압이 수시로 변하는 어플리케이션에선 에너지 낭비가 커진다. 이를 개선하기 위하여 단순한 오실레이터 구조로 입력전압 차에 따라 성능을 자동으로 조정하는 비교기를 개발하였다.
4. 설계의 내용	비교기는 다양한 기능 구현에 활용되는 핵심회로로서 범용성이 매우 높다. 특히 아날로그 신호를 디지털 신호로 바꾸는 축차 비교형 Analog to digital 변환기(SAR ADC)에서 중요한 구성요소이며 비교기 성능에 의해 회로 전체 성능이 좌우되게 된다. 본 작품은 오실레이터 구조를 이용한 새로운 비교기 구조를 제안함으로써 특별한 추가 회로 없이 자동으로 입력전압 차이에 따라 성능을 조정하여 에너지 효율을 극대화 하였다. 새로 제안된 구조의 비교기는 2 개의 NAND 게이트를 통해 서로 다른 2 개의 엣지를 동시에 비교기에 인가하며 비교할 두 입력전압을 오실레이터를 구성하는 각 딜레이 셀에 인가하여 입력된 두 엣지의 지연시간을 다르게 한다. 이러한 지연시간의 차이는 두 엣지의 전파속도 차이를 야기하며 이러한 차이로 인해 한 엣지가 다른 엣지를 따라잡음으로서 비교기 내부의 오실레이션이 끝나고 출력 노드가 1 또는 0으로 안정되게 된다. 비교할 두 입력전압이 작을 때엔 두 엣지의 지연시간 차이가 작아 따라잡는 시간이 오래 걸려 소모 에너지 및 노이즈 성능이 좋아지며 반대의 경우엔 소모 에너지가 줄어든다. 이를 SAR ADC에 적용하여 12 bit ENOB(effective number of bit) 및 173.4 dB Schreier FOM을 달성하였다. 또한 비교기의 소모 에너지는 전체 소모 에너지의 8.9%에 불과하며 비교기만의 에너지를 포함하여 FOM을 계산하였을 경우 184 dB FOM으로 최근 연구 결과들과 비교할 때 가장 좋은 수치를 가진다.
5. 기대 효과	비교기를 사용하는 다양한 어플리케이션에 활용되어 에너지 효율을 극대화 할 수 있고 매우 작은 크기로 고성능 비교기를 구현 할 수 있어 활용도가 높을 뿐만 아니라 상품성 역시 매우 크다고 볼 수 있다.

3. 알고리즘 설계 공모전 금상(특허청장상)

1. 설계의 명칭	무인 비행체 (드론) 충돌 회피를 위한 이동객체검출기 
2. 출품자	한국항공대 SoC 설계팀  팀장 조재찬  석사과정 정용철  학부과정 임의빈
3. 설계의 동기	드론의 안전한 임무 수행을 위해서는 충돌회피 기능이 필수적이며, 충돌회피 기능에는 이동객체 탐지 기술이 핵심적이다. 소형기체인 드론은 탑재중량, 소모전력 등 고려해야할 사항이 많기 때문에 탑재된 카메라와 센서정보를 이용한 객체 탐지 기술을 개발하고자 하였다.
4. 설계의 내용	영상처리 기반 이동객체검출 알고리즘 중에서 Gaussian Mixture Model (GMM) 기반 Background Subtraction (BS) 알고리즘은 정확도, 구현 복잡도를 고려하였을 때 드론에 적용하기에 가장 적합하다. 하지만 드론 적용과 같은 이동카메라 환경에서는 성능이 크게 저하되는 문제점이 있다. 이런 문제점을 해결하기 위해 드론에 탑재된 IMU (Inertial Measurement Unit) 센서 혹은 OFC (Optical Flow Camera)로부터 드론의 모션 정보를 입력받아 카메라의 움직임을 보정 가능한 효율적인 GMM 기반 BS 기법을 개발하였다. 또한, 개발된 알고리즘의 실시간 처리를 위한 하드웨어 구조 설계를 진행하였으며, FPGA 검증용 SoC 플랫폼을 구성하여 실시간 검증을 수행하였다.
5. 기대효과	개발된 알고리즘은 기존 GMM 기반 BS 알고리즘과 달리 이동카메라 환경에서도 우수한 객체 검출 성능을 지원할 뿐 아니라, 유사한 성능을 나타내는 알고리즘에 비해 구현 복잡도가 상당히 낮기 때문에 소형 기체인 드론에 적용하기에 용이하다.